请教下关于昆明湖BPU的几个问题

[lyxnevermore]

这几天在看昆明湖BPU验证实战配套的说明文档，写的很细受益匪浅，不过还有几个问题想请教下，原帖链接过去文档找不到于是只好在这里询问下各位大佬：

1. 全局分支历史，predict和update的更新同时进行，但优先级为什么不是按分支越老的优先级越高？更新优先级貌似是：S2>S1>S3>redirect；
2. 按FTB的架构，匹配是使用startpc进行匹配，如果从预测块中间开始有效，按这个逻辑不会hit已有但起始地址不同的预测块？（如预测块起始是80000000，而跳转target是80000008）而且可能同一条分支指令存在不同FTB entry中？
3. 关于之前问题中说到的，如果FTB中最后一条指令是half RVI，此时需要Icache取34B的指令内容，这个是怎么实现的呢？看起来需要Icache支持3个读口（分至少3个bank）？
4. tage的index，为什么TAG要异或两次，FH1=8，FH2=7？
5. ras设计中，分commit/spec栈，目的除了节省面积还有其他原因吗？节省的目前看来只是减少的ptr的面积，target和cnter仍然需要保存；但判断逻辑会复杂不少？

[eastonman]

1. 如果你说的是PhyPriorityMuxGenerator中的phyPrio的话，这个参数不是表示逻辑的优先级，是（希望）生成物理上Mux的前后顺序。写这个代码的初衷是不信任综合器，把时序比较紧张的S2级放在最后的Mux上，实际效果存疑。
2. 是的。关于 BTB 组织形式、存储效率、多 branch 预测能力等的讨论可见 MICRO 2023 论文 Branch Target Buffer Organizations。
3. ICache 的 cacheline 大小是 64B，因此只必须分>=2个bank，实际设计中处于功耗考虑，ICache的分bank粒度会较小，bank数会较多。
4. 可以参考 2006 TAGE 论文，为了避免特定长度的重复 pattern 在 xor 下容易冲突的问题。(N, N-1)互质，避免冲突的效果一般较好。
5. 主要目的并不是节省面积，speculate路径上可能出现错误的pop，可能出现pop(错误）-> pop（错误）-> push（错误），此时如果设计成栈的形式，会在错误的push上覆盖（丢失）正确的值，因此spec栈实际为队列形式，通过backlink ptr形成联系。

[eastonman]

对于间接跳转，我们使用独立的预测器ITTAGE进行预测。如果使用FTB的内容预测不正确，这个分支将会被训练进入ITTAGE，然后此后将由ITTAGE给出跳转地址的预测。

[Jerry-Tianchen]

嗯所以很多时候，对于jalr指令，这个1cycle的FauFTE错误与Miss是无法避免的对吧？

还有，您上面提到的关于PhyPriorityMux的答案，依旧有些不明白，因为我研究了下PhyPriorityMuxGenerator与PriorityMuxModule的代码，也print了中间值，它在最终调用Chisel PriorityMux的时候，顺序就是

PriorityMuxModule Final Invokation of PriorityMux @ Line 30 in PriorityMuxGen.scala -------------------------------
List(s2_target, s1_target, s3_target, redirect_target, stallPC)

以这个顺序调用的Chisel的PriorityMux，只要Chisel官方的manual还正确的话，logical的priority也是s2_target 更高, logical priority 是被改变了！？？

我哪里理解的有误，请麻烦指正，非常感谢xD

[eastonman]

Chisel的PriorityMux并不由调用顺序决定优先级，而是由Seq[(Bool, T)]中的类似valid的Bool信号决定。
该信号的生成逻辑如下代码
https://github.com/OpenXiangShan/Utility/blob/051d07961ce1679891b2ea7f1ea2f19c0a00a3fd/src/main/scala/utility/PriorityMuxGen.scala#L119
实际“物理”效果非常存疑，我个人倾向于在合适的时间移除这部分代码，改为使用普通的PriorityMux

[Jerry-Tianchen]

啊麻烦您了，我仔细读了119行现在明白了。不过像您说的，这里的人为优化的确可能会与后端的自动EDA优化相撞，也许未来移除更为清爽。

[Jerry-Tianchen]

不好意思想请问下，有没有更多的文档可以参考，关于BPU。有一些设计理念实在不太理解，比如newRAS.scala中存在的各种简写（NOS, TOSR, TOSW, BOS, etc....），既没有文档也没有注释hhh，scala中也没有提到论文reference，有一些比如TOS/BOS能猜出来含义，但是NOS/NOS/TOSR/TOSW就实在是不知道含义了hhh

类似的地方还有很多hh，实在不想麻烦您了，但是又找不到别的办法hhh。